集成光子技术的晶圆制造发展为当今的光互连和数据中心带来了革命性的变化。在过去的十年中，我们见证了氮化硅（ Si3N4 ）集成光子学的崛起，目前正在从实验室研究向晶圆制造转变。促成这一发展和转变的根源来自于氮化硅超越硅和Ⅲ-Ⅴ族半导体的低光学损耗。结合适度的克尔非线性、严格的光学约束和色散工程，氮化硅如今已成为线性和克尔非线性光子学的领先平台，并实现了超低噪声可与桌面光纤激光器媲美的芯片级激光器。迄今为止，所有报道过的光损耗低至几 dB/m 的紧凑色散工程的氮化硅光子集成电路 (PIC) 制造工艺都是在 4 英寸（直径 100 毫米）或更小的晶圆上开发的。然而，要将这些工艺转移到通常使用 6 英寸或更大晶圆的成熟 CMOS晶圆制造，挑战依然存在。
在这项工作中，我们首次展示了晶圆制造标准的氮化硅PIC 制造工艺，其损耗仅为 2.6 dB/m，厚度超过 800 nm，在 6 英寸（直径 150 mm）晶圆上的制造良率接近 100%。这种厚且超低损耗的氮化硅集成电路可以实现低阈值产生孤子频率梳。通过与先进的异质集成技术相结合，有源超低损耗氮化硅集成光子学可为满足信息社会未来需求铺平道路。
图1.氮化硅光学微腔和波导几何结构图。a图为单反相机拍摄的6英寸晶圆上多种几何结构的光学微腔和波导。b图为光学显微镜拍摄的一个光学微腔，该微腔具有100 GHz自由光谱范围（FSR）。c图为氮化硅波导的截面SEM图。d图为氮化硅波导的减法工艺流程图。该工艺是一种成熟的CMOS工艺，可以大规模、高良率地制造超低损耗氮化硅集成芯片。
图1（a）显示了6英寸晶圆上的数十个氮化硅芯片的照片，该晶圆包含不同自由光谱范围（FSR）和米长螺旋的微谐振器。图1（b）显示的光学显微照片显示弯曲的总线波导缓慢接近用于光耦合的100 GHz-FSR微环谐振器。这种耦合器设计可以增加耦合强度和理想性。图1（c）显示了扫描电子显微镜（SEM）图像，该图像显示了实际的氮化硅波导横截面，侧壁角为85°，并叠加了基波横向电（TE00）模式。光学模式被紧密限制在带有氧化硅包层的氮化硅波导芯中，从而实现色散工程设计和小弯曲半径。
氮化硅PIC采用深紫外减材法工艺制造。图1（d）显示了广泛用于制造基于基本上任何材料的PIC的减材法工艺流程，特别是氮化硅。首先，通过低压化学气相沉积（LPCVD）将氮化硅薄膜沉积在干净的热湿氧化硅衬底上。众所周知，LPCVD 氮化硅薄膜由于其固有的拉伸应力（通常为1.1-1.4 GPa）而容易开裂。在氮化硅多层沉积过程中，可以通过热循环来放松薄膜应力，在我们的制造过程中产生零裂纹。氧化硅沉积作为蚀刻硬掩模后，使用DUV步进光刻技术来曝光波导图案。通过干蚀刻，图案随后从光刻胶掩模转移到氧化硅硬掩模，然后转移到氮化硅层以形成波导。为了获得卓越的蚀刻质量和光滑的波导侧壁，我们使用的蚀刻剂是CHF3，并添加了氧气以去除作为蚀刻副产物的氟化物碳聚合物。
阅读更多内容在 Photon. Res. 11, 558 (2023)
